A novel Low-Voltage Low-Power LVDS Driver Design
摘要：本文提出了一种可工作在1.8V电压下的新型低压低功耗LVDS高速驱动模型及其电路设计，通过预加重、合并开关电流源并使其工作在亚阈值区域，该LVDS驱动电路的传输速率可达1.5Gb/s，其功耗为9.78 mW，这使得该电路能满足日益增长的低压低功耗应用需求。
关键词： 低压低功耗，低压差分信号(LVDS),预加重
Abstract： A novel low-voltage low-power LVDS driver, which can operate under the 1.8V supply voltage, is proposed. By adding pre-emphasis, merging the switch current sources, and making the switch current sources work in subthreshold region, data rate of this driver attains to 1.5 gigabits-per-second and power consumption falls to 9.78 mW. The good characteristics make this LVDS driver feasible to be used in the low voltage and low power applications。
Keywords: low-voltage low-power，pre-emphasis, low voltage different signal (LVDS)
 
1．引言
在信息时代的今天，IC芯片内部的工作频率越来越快，但与此同时,芯片外部数据传输率却未能同步提高，芯片外部数据传输率不能满足芯片内部数据处理速度的矛盾已经成为影响系统性能的一个瓶颈。为了缓解这一矛盾，通常采用并行接口，以增加并行端口数量的方法提高数据传输率，但是伴随而来的是PCB复杂程度的大幅增加，芯片面积与功耗的不断攀升；这些给芯片设计带来了温度和封装上的难题[2]。而串行差分接口在面积、功耗、复杂度和实现成本上的优异表现，使其逐渐取代并行接口，在高速接口领域被广泛使用[1]。低压差分信号(LVDS)驱动由于较低的供电电压、较小的逻辑摆幅和良好的噪声抑止特性，成为串行接口中普遍采用的物理实现方式。
现有的LVDS驱动电路应用十分广泛，但其仍存在一些不足之处，如某些电路不能在2V电压下稳定工作[5][7]，而能在2V下工作的LVDS电路其传输速度较低[6]，或者功耗较大[3][8]。这些都限制了现有的LVDS驱动电路在低压低功耗领域中的应用。
本文提出了一种可工作在1.8V电压下的新型低压低功耗LVDS高速驱动模型及其电路设计，其传输速率达到1.5Gb/s，其功耗仅为其它电路 [6][8]的40％，这些特性使得该结构可以有效地应用于低压低功耗领域。
本文结构如下：第2部分中首先介绍典型的LVDS驱动结构；在第3部分中提出了本文的LVDS模型与其优化模型；第4部分对优化模型进行了电路实现并在0.18um工艺库模型下进行了仿真；在文章的最后，通过与其它LVDS驱动电路的比较，得出结论。

2 典型的LVDS驱动结构
典型LVDS驱动结构的工作原理如图1所示：当D=1，D¯=0时, M1、M4导通，M2、M3断开，电流经过M1流经RT_R经由M4流入电流源，这时Vin= IbRT-R.参照图 2中Ib指示的方向；当D=0, D¯=1时,则M2、M3导通，M1、M4断开，这时电流经过M2流经RT_R经由M3流入电流源，这时Vin= -IbRT-R.参照图2中Ib’指示的方向。
 

典型LVDS驱动结构简单易于实现，但由于顶端开关管M1（M2）不仅导通电阻较大而且需要流经较大工作电流，将消耗部分电压余度 （大约为400mv左右），这使得典型的LVDS结构的供电电压不能低于2.5 V。并且，为了达到更高的数据传输率，实现更小的误码率（BER），传统的LVDS驱动不得不依靠提高电路的差分输出摆幅的方法使眼图保持张开，这使得驱动电路的功耗随着工作频率的提升不断攀升。这些都限制了典型LVDS结构在低压低功耗领域中的应用。

3. 新型LVDS 驱动模型
本文提出的新型LVDS驱动模型，可很好地解决上述问题，驱动模型如图2所示。在该模型中，典型结构中的开关管M1与M2被替换为两个独立的开关电流源[3]，这可以有效地提高LVDS驱动电路的电压余度，从而使得该模型可以工作在2V以下；并且由于可以保持LVDS驱动的工作电流不变，使得该驱动的静态功耗不会增加[3]。
同时为了提高传输速度，在驱动模型中增加了一个附属的LVDS驱动结构，利用该结构可实现预加重功能，即在传输的差分信号上叠加高频分量，以减少由于传输线衰减而引起的数据失真。这一附属LVDS驱动结构的使用使得该模型可以用较小的电压摆幅进行可靠的数据传输；伴随输出电压摆幅的减小，数据传输速度得以提高，且驱动电路的功耗也能得以有效的降低[4]。
在LVDS 驱动结构模型中，开关电流源与开关管M3与M4构成了附属的LVDS驱动结构，其控制信号为nD与nD¯（nD与nD¯为互补信号,可以通过对LVDS 驱动控制信号D与D¯进行相应的延迟获得；D与D¯也为互补信号，其中D为LVDS驱动需要传输的数据）。
经分析，图2所示的结构模型存在着如下缺点：控制较为复杂，需要控制4个电流源处在开关转换状态；并且由于存在多个电流源转换开关，在转换过程中的开关噪声对信号传输也存在不利影响。为了克服这些缺点，本文在上述结构模型的基础上提出了LVDS 驱动结构优化模型，其结构如图3所示：
在LVDS 驱动结构优化模型中合并了LVDS驱动与预加重LVDS驱动顶层的两个开关电流源，通过表1的分析可以看到, LVDS 驱动结构优化模型的功能并没有改变，而模型的复杂程度得以降低，电路面积也可相应的减少，并且伴随着开关电流源数目的减少，开关电流源给传输电路带来的噪声也可以得到有效抑制。
 

 

4. 新型LVDS 驱动电路设计
利用0.18 μm工艺，本文对LVDS 驱动结构优化模型给出了具体电路实现，如图4所示。其中重要MOS管宽长比列于表2。具体电路实现中，LVDS驱动模块部分的工作电流为Ib ； 附属LVDS驱动结构部分的工作电流为mIb,并保证M1,M2开关电流源的工作电流大小为(1+m)Ib 。值得一提的是，在M1、M3与M2、M4晶体管的栅极增加了一个电容C，使开关电流源工作于亚阈值区域，其关断电压VOFF从VDD变为VDD*Cp/(Cp+C)[3]，其中Cp为M1、M2的栅极的效寄生电容，该电容的存在有效地提高了开关电流源M1、M2的开关速度，从而使数据传输速度得以提高。由于M1(M2)工作在亚阈值状态，会使电路功耗有所增加，但与获得的速度提高相比，是值得在具体电路实现中应用的。 D与D¯为互补信号输入，nD与nD¯分别为D与D¯控制信号经过相同延迟后得到的预加重控制信号。
 

表2：其中重要的管子宽长比
 
利用NEC 0.18um 1P6M工艺库，对电路进行Hspice仿真结果如图5所示。

 

图5:仿真结果

 
图5(a)为传输速度为1 Gb/s时, 在25℃,1.8V供电电压条件下的仿真结果，其中曲线依次为：预加重端数据输入nD；LVDS数据输入D；LVDS开关电流源的栅极电压的变化（M1栅电压）；与输出差分电压。仿真结果表明M1(M2)的栅极工作电压为920mV到1.28V，这使得M1(M2)可以有效的工作在亚阈值电压下，并且预加重LVDS驱动在输出差分电压Vod上正确叠加了高频成分。
图5(b)为传输速度为1 Gb/s时，在1.8V供电电压条件下,对输出差分电压进行不同温度（-55℃, 0℃, 25℃, 70℃ 与125℃）和不同参数模型（TT，FF，SS，SF，FS五种典型参数模型）的仿真；图5(c)为当传输速度为1.5 Gb/s时,在25℃下不同电源电压（1.8V±10％）情况下的输出差分电压仿真。图5(b)(c)的仿真结果表明，该LVDS驱动电路有较小的电压、温度敏感系数，工作稳定。
图5(d)为当传输速度为1.5 Gb/s时, 在25℃,1.8V供电电压条件下,通过传输线模型的输出差分电压眼图仿真结果。结果表明该LVDS驱动电路眼图张开很大，这主要是由于以下几点：首先迫使M1(M2)开关电流源工作在亚阈值状态，使得电路转换速度较快，其次预加重LVDS驱动电路的使用减少了由趋腹效应，介质损耗和高频反射引起的信号失真；最后，通过合并优化驱动模型，使得电路自身的开关电流源噪声得以抑制。这些措施有效地扩大了高速传输数率下的眼图的张开程度。
5 结论：
本文提出了一种新型的低压低功耗LVDS高速驱动模型及其电路设计。通过预加重、合并开关电流源并使开关电流源工作在亚阈值区域，该LVDS驱动电路可工作在1.8V电压下，传输速率达1.5Gb/s，与其它结构相比较(如表3与图6所示)其功耗下降了60％[6][8]、功耗速度比下降了50%[6][8],该结构适用于对功耗和电压有着严格要求的领域中。

本文作者创新点: 提出了一种新型的低压低功耗LVDS高速驱动模型及其电路设计.

参考文献：
[1] 刘金岭　杨凤霞,”DVI接口的TMDS差分信号研究 “微计算机信息 2006年第9-1期,p198-199
[2] R. A. Nordin, A. F. J. Levi, R. N. Nottenburg, J. O’Gorman, T. Tanbun-Ek, and R. A. Logan, “A systems perspective on digital interconnection technology,” J. Light wave Technology , 1992. vol. 10, pp. 811–827
[3] Mingdeng Chen, “Low-Voltage Low-Power LVDS Drivers” IEEE JOURNAL OF SOLID-STATE CIRCUITS, 2005,VOL.40, NO.2, pp.472-479
[4] Lei Lin, Peter Noel and Tad Kwasniewski “Implementing a Digitally Synthesized Adaptive Pre-emphasis Algorithm for use in a High-speed Backplane Interconnection” CCECE 2004-CCGEI 2004, Niagara Falls, pp.1221-1224
[5] A. Boni, A. Pierazzi, and D. Vecchi, “LVDS I/O interface for Gb/s¬per-Pin operation in 0.35-um CMOS,” IEEE J. Solid-State Circuits, 2001, vol. 36, no. 4, pp. 706–711
[6] Shahriar Jamasb, et al, "A 622MHz Stand-alone LVDS Driver Pad in 0.18-pm CMOS" Circuit and Systems, MWSCAS 2001, vol. 2, pp. 610 - 613.
[7] M.-D. Ker and K.-L. Chuang, "Unify Output Buffers for Both LVDS and RSDS Standards," 2004.
[8] Hwang-Cherng Chow and Wen-Wann Sheen,” Low Power LVDS Circuit for Serial Data Communications” Proceedings of 2005 International Symposium on Intelligent Signal Processing and Communication Systems, 2005 Hong Kong, pp472-479

作者简介：
储鹏 男，（1977-），北京微电子技术研究所设计部，硕士研究生。主要从事VLSI设计与研究。
文治平 男，(1961-)，北京微电子技术研究所设计部，研究员，硕士研究生导师，主要从事VLSI设计，片上系统集成技术，专用集成电路设计与研制等。
于立新 男，(1967-)，北京微电子技术研究所设计部，研究员，硕士研究生导师，主要从事VLSI设计，片上系统集成技术等。
通信地址：北京微电子技术研究所设计部，9243信箱，北京 100076