DSP外部总线时钟：100M
SDRAM: 4根4Mx16bits, 64位总线宽度
FLASH: 1片NOR FLASH4M×8bits
DSP引导方式: FLASH引导
电源输入: +5V输入
视频输入: 4路复合视频输入，最大输入范围0-1Vpp，
NTSC:720x525 30帧/秒；
PAL: 720x625 25帧/秒
视频输出: 1路复合视频输出，最大输出范围 Y: 0-1Vpp,
C: 0-0.89Vpp
音频输入: 4路输入，8KHz - 96KHz, 16/20/24采样
音频输出: 1路输出，8KHz - 96KHz, 16/20/24采样
数字输入: 4路数字开关量信号输入
数字输出: 4路数字开关量信号输出
LED灯: 8个用户自定义LED灯，2个电源指示灯
网络接口: 1个10M/100M自适应网络接口
DSP调试接口: JTAG接口，符合IEEE1149标准
CPLD调式接口:JTAG接口
UART: 1个RS232接口，1个RS485接口
1个EEPROM
1个WATCH DOG
工作温度: 0 - 70度
功率消耗: 小于5W
实验列表:
◇ 视频通道1采集、H264压缩和网络通信演示实验
◇ 视频通道2采集、H264压缩和网络通信演示实验
◇ 视频通道1采集实验
◇ 视频通道2采集实验
◇ 视频通道2采集，通道1回放实验
◇ 视频通道3采集，通道1回放实验
◇ 视频通道4采集，通道1回放实验
◇ 音频通道1采集和输出实验
◇ 串口通讯实验
◇ 网络通讯实验
◇ FLASH的引导程序（Boot Loader）
◇ FLASH烧写实验
◇ 发光二极管的显示实验
◇ 内存SDRAM测试实验
◇ CPLD的LED控制逻辑的硬件实现
◇ CPLD的控制描述Verilog HDL语言例程，其包括整个开发板完整的控制逻辑实现
◇ 视频JPEG编解码实验
◇ 视频MPEG2编解码实验
◇ 视频H.263编解码实验
◇ 视频JPEG编解码网络传输实验
商品搜索
